Forscher von imec haben eine NAND-DRAM-Hybridspeicherarchitektur vorgestellt, die auf der CCD-Technologie (Charge-Coupled Device) basiert und auf eine Verbesserung der Speichergeschwindigkeit und Kosteneffizienz abzielt. Diese innovative 3D-CCD-Architektur behebt den Engpass „Memory Wall“ beim KI-Computing, bei dem es bei Verarbeitungseinheiten wie GPUs aufgrund unzureichender Speicherbandbreite zu Verzögerungen beim Warten auf Daten kommt.
Das Design vereint die Geschwindigkeit und Wiederbeschreibbarkeit von DRAM mit der Dichte von NAND und unterscheidet es von herkömmlichen flachen Speicherzellenanordnungen durch die vertikale Stapelung von Speicherzellen. Dieser Ansatz ahmt die 3D-NAND-Architektur nach und bietet potenzielle Vorteile, einschließlich reduzierter Verluste und verbesserter Kosteneffizienz aufgrund der höheren Dichte von Speicherzellen.
Die traditionell in Digitalkameras verwendete CCD-Technologie wurde zur Verbesserung von Speichersystemen angepasst. Der Prototyp von imec nutzt Indium-Gallium-Zink-Oxid (IGZO) anstelle von Silizium, was Vorteile wie eine bessere Datenspeicherung und einen geringeren Stromverbrauch verspricht. Der Prototyp hat Ladungsübertragungsgeschwindigkeiten von über 4 MHz erreicht, obwohl er derzeit nur eine begrenzte Anzahl gestapelter Schichten enthält.
Imec prognostiziert, dass die 3D-CCD-Architektur ähnlich wie NAND skaliert werden könnte, wobei im Handel erhältliche Chips mittlerweile über 200 Schichten umfassen. Die Architektur ist für den Datenzugriff auf Blockebene konzipiert und optimiert die Leistung für moderne KI-Workloads im Vergleich zu byteadressierbarem DRAM. „Im Gegensatz zu byteadressierbarem DRAM ist unser 3D-CCD-Gerät darauf ausgelegt, Datenzugriff auf Blockebene zu ermöglichen, was besser für moderne KI-Workloads geeignet ist“, sagte Maarten Rosmeulen, Programmdirektor für Speicherspeicher.
Zukünftige Pläne positionieren diese Architektur als CXL-Typ-3-Gerät und erleichtern die Kommunikation zwischen GPUs, CPUs und Beschleunigern im Einklang mit Industriestandards. Es gilt, mehrere Herausforderungen zu bewältigen, darunter das Wärmemanagement, die Skalierbarkeit der Schichten und die Integration des Prototyps in die Praxis. Im Erfolgsfall könnte diese Speicherarchitektur jedoch die mit DRAM in KI-Infrastrukturen verbundenen Kosten erheblich senken.
Die laufende Forschung von Imec könnte zur Etablierung einer neuen Kategorie von Speicherarchitekturen führen, die aktuelle Designs übertreffen, was auf eine vielversprechende Zukunft für Fortschritte in der Speichertechnologie hinweist.
