PCI-SIG hat die PCIe 8.0-Spezifikation mit Entwurf 0.5 veröffentlicht, die eine Bandbreite von bis zu 1 TB/s und Datenraten von 256 GT/s beschreibt. Der Standard soll bis 2028 fertig sein und zielt auf Rechenzentren der nächsten Generation ab.
PCIe 8.0 bietet die achtfache Rohdatenrate und Bandbreite von PCIe 5.0 und bietet 256 GT/s Datenraten und 1 TB/s bidirektionale Bandbreite über eine 16-fach-Lane-Konfiguration. Die Spezifikation nutzt die PAM4-Signalisierungstechnologie und gewährleistet die Abwärtskompatibilität mit der vorhandenen PCIe-Technologie.
PCI-SIG gab bekannt, dass es neue Anschlusstechnologien für den Einsatz mit PCIe 8.0 evaluiert. Ziel der Gruppe ist es, die Bandbreite durch Protokollverbesserungen zu erhöhen und den Stromverbrauch durch neue Techniken zu senken. Laut PCI-SIG steht die Entwicklung im Einklang mit der langfristigen Roadmap, die darauf abzielt, die IO-Bandbreite alle drei Jahre zu verdoppeln.
Die Aufteilung der PCIe 8.0-Bandbreite auf verschiedene Lane-Konfigurationen umfasst: x1 mit 64 GB/s, x2 mit 128 GB/s, x4 mit 256 GB/s, x8 mit 512 GB/s und x16 mit 1024 GB/s. Im x1-Modus entspricht PCIe 8.0 der Bandbreite von PCIe 4.0 im x16- und PCIe 5.0 im x8-Modus. Im x2-Modus erreicht PCIe 8.0 die volle Bandbreite von PCIe 5.0, während es sich im x4-Modus an den PCIe 6.0-Funktionen orientiert.
PCI-SIG berichtete, dass der Entwurf 0.5 vorzeitig zur Überprüfung durch die Mitglieder verfügbar ist, was das Feedback der Mitglieder zum im September 2025 veröffentlichten Entwurf 0.3 widerspiegelt. Zu den Hauptzielen von PCIe 8.0 gehört die Unterstützung hoher Bandbreite und geringer Latenz für datenintensive Märkte wie künstliche Intelligenz, Rechenzentren, Hochgeschwindigkeitsnetzwerke, Edge Computing und Quantencomputing.
