IBM gab bekannt, dass es den weltweit ersten Sub-1-Nanometer-Chip entwickelt hat und dabei seine neue „Nanostack“-Architektur nutzt, um einen funktionierenden Chip mit einer Größe von 7 Angström (0,7 nm) zu schaffen. Dieses Design erreicht die doppelte Dichte des vorherigen 2-nm-Chips von IBM und enthält fast 100 Milliarden Transistoren auf einer Fläche, die mit einem menschlichen Fingernagel vergleichbar ist. Das Unternehmen behauptet, dass dieser Chip im Vergleich zu seinen 2-nm-Pendants bis zu 50 Prozent mehr Leistung oder 70 Prozent mehr Energieeffizienz liefern kann.
Jay Gambetta, Direktor von IBM Research, erklärte, dass die neue Architektur eine deutlich leistungsfähigere Datenverarbeitung ohne einen proportionalen Anstieg des Energieverbrauchs ermöglichen werde. Das „Nanostack“-Design nutzt die bestehende Nanoblatt-Transistortechnologie und ermöglicht es IBM, die Transistoren vertikal zu stapeln und zu versetzen. Jeder Transistor besteht aus drei Nanoblattelementen mit einer Dicke von etwa fünf Nanometern und einem Abstand von etwa neun Nanometern zwischen ihnen. Jedes Nanoblatt besteht aus 15 Reihen von Siliziumatomen.
IBM geht davon aus, dass es etwa fünf Jahre dauern wird, bis Nanostack-Chips die Massenproduktion erreichen. Rapidus, ein japanischer Chiphersteller, der mit IBM zusammenarbeitet, will in der zweiten Hälfte des Jahres 2027 mit der Produktion von 2-nm-Chips in großem Maßstab beginnen. IBM hat angekündigt, weitere Einzelheiten zu seinen Kommerzialisierungsplänen bekannt zu geben, und betont, dass seine neue Technologie den Weg für weitere Fortschritte bei der Chipeffizienz und -leistung für mindestens das nächste Jahrzehnt ebnet.
